锁存器跟随一个阶段，触发器采样一个沿：输出关闭为何又是另一件事

一份数字逻辑资料同时写着“锁存”“沿触发”和“三态输出”，容易让人把它们都理解成储存数据的不同叫法。TI的SN54LS374产品说明却把这些词放在不同关系中：数据何时进入并影响Q，与输出端是否向外呈现正常逻辑电平，分别受到不同条件描述。[1] 读清条件，比只记住器件属于寄存器更能看出其逻辑角色。

原文先说明LS373和S373中的八个锁存器。它们是透明D型锁存器：使能输入处于高电平期间，Q输出跟随D输入；使能转为低电平时，输出锁存在此前建立的数据电平。[1] “透明”指的是一个阶段内允许跟随的关系，并没有取消随后保持已有数据的能力。高电平阶段和低电平后的锁存状态，构成同一段定义的前后两部分。

LS374和S374的八个D型触发器采用另一种时间描述。原文说，在时钟正向跳变时，Q输出被设为D输入此前建立的逻辑状态。[1] 这里关键是跳变事件，而非整个时钟高电平持续期间。假设一份说明只写“时钟为高时采样”，便可能把沿触发的事件误写成透明锁存器那样的持续跟随；这个假设用于解释措辞，没有在器件上施加实际信号。

三态输出又增加了一项不同的条件。TI将输出控制输入称为OC，它可以使八个输出处于正常的高、低逻辑状态，或者处于高阻态。[1] 高阻态是这里另列的输出状态，不能转录成已经明确输出了逻辑零。对技术资料中的“关闭输出”，因此应先理解它是在谈输出端的状态，而不是直接替内部存储值下结论。

紧接着的原文给出了最重要的连接：OC不影响锁存器或触发器的内部操作。即使输出处于关闭状态，原有数据仍可以被保留，新数据也可以进入。[1] 因而，“外部输出关闭”和“内部数据更新”可以同时发生。若把关闭输出写成冻结内部数据，就会丢失厂家专门指出的区别，也会把输出控制与前面的使能或时钟条件混在一起。

这份产品文字还把S373和S374的Schmitt触发缓冲输入单独限定出来，没有将该描述统一赋给所有LS版本。本文保留型号范围，不引用其噪声数值，也没有由共同的系列名称补出共同输入特性。对集成电路资料整理者，这几个定义可以形成清楚的阅读顺序：先辨认跟随阶段或采样事件，再看OC所控制的外部输出，最后核实具体型号附带的输入描述。

本篇只解释TI公开产品文字的逻辑语义，未读取图形波形作证，未设计电路或进行时序测试。页面所列历史数据表日期并未用作网页首次发布日期；来源首发未知。这里得到的是不同控制条件各自影响什么，而非器件选型、接线或设计签核建议。

资料：[1] https://www.ti.com/product/SN54LS374